※各パッケージの代表的外形図を掲載しています、実際の設計・使用の際には、外形図 実装仕様書をご確認ください。

パッケージについての詳細情報は、こちらからお問い合わせください。

[WL-CSP] LSI パッケージサイズ

構造

テープキャリアに半導体チップをTape Automated Bonding手法で搭載したパッケージ

ラピスセミコンダクタのChipOnFilm パッケージ技術
フォトリソ技術によってフレキシブルテープ上にパターンを形成し、そのテープキャリアに半導体チップをTAB (Tape Automated Bonding) 手法で搭載したパッケージです。
また、材料の軽薄化を計り、ファインピッチに対応したCOFパッケージもラインアップしています。

アピールポイント

  • テープ基板上に薄い銅箔を用いてパターンニングするため、COF (Chip On Film) は35µmの端子形成が可能です。
  • テープ基板に直接ICチップを実装するため、パッケージ厚1mm以下が可能です。
  • COFは、フレックス構造にすることにより、樹脂封止部分を除き、自由に折り曲げて実装することが可能です。